PATENT ABSTRACTS OF JAPAN

(11) Publication number:

09205373 A

(43) Date of publication of application: 05.08.1997

(51) Int. CI

H03M 13/12

(21) Application number:

08010367

(22) Date of filing:

24.01.1996

(71) Applicant: SONY CORP

(72) Inventor:

HIROSE TOSHIHIKO

INO HIROYUKI

(54) VITERBI DECODING METHOD AND VITERBI DECODER


(57) Abstract:

PROBLEM TO BE SOLVED: To improve the information speed and to suppress increase in the hardware by applying a prescribed arithmetic operation to each sampled value and deciding a path for state transition based on the result of arithmetic operation and a prescribed identification value.

SOLUTION: An adder 14 adds data y_{k-1} , y_k from registers 2, 3 storing data resulting from sampling an equivalent waveform via a terminal 1 as the data y_{k-1} , y_k . Furthermore, a comparator 15 compares the sum data by the adder 14 with a ground level (0) as an identification value. Furthermore, a comparator 17 compares a level +1 or a -1 as the identification value selected by a

selector switch 18 depending on an output of the comparator 15 with the sum data of the adder 14. Then output data of the comparators 17, 15 are exclusively ORed. Thus, a prescribed arithmetic operation is applied to each sample of 2ⁿ and a path of state transition is decided based on the arithmetic operation result and the prescribed identification value.

COPYRIGHT: (C)1997,JPO



(19)日本国特許庁 (JP) (12) 公開特許公報 (A) (11)特許出願公開番号

特開平9-205373

(43)公開日 平成9年(1997)8月5日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 3 M 13/12

H 0 3 M 13/12

審査請求 未請求 請求項の数4 OL (全 18 頁)

(21)出願番号

特願平8-10367

(22)出顧日

平成8年(1996)1月24日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 広瀬 俊彦

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 井野 浩幸

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 小池 晃 (外2名)

(54) 【発明の名称】 ビタビ復号方法及びビタビ復号器

(57)【要約】

【課題】 従来のビタビ復号器に比して、より高速な動 作を可能にする。

【解決手段】 2状態のステートメトリックを基に最適 にパスを決定してデータを復号するビタビ復号器であ り、2つのサンプルデータを取り込むためのレジスタ 2,3と、このレジスタ2,3に取り込んだ2つのサン プルデータを加算する加算器14と、この加算結果と識 別値(-1, 0, 1)の比較によってそれぞれの状態遷 移のパスを決定する加算器14以降の構成とを有する。



【特許請求の範囲】

【請求項1】 2状態のステートメトリックを基に最適 にパスを決定してデータを復号するビタビ復号方法にお いて.

2ⁿ (nは1以上の整数)の標本点おきの標本値を取り 込み。

上記取り込んだ上記 2nの各標本値に所定の演算を施し.

上記所定の演算結果と所定の識別値とに基づいて状態遷 移のパスを決定することを特徴とするビタビ復号方法。

【請求項2】 上記2状態のステートメトリックの差を求め、

当該差のステートメトリックを基に最適にパスを決定することを特徴とする請求項1記載のビタビ復号方法。

【請求項3】 2状態のステートメトリックを基に最適 にパスを決定してデータを復号するビタビ復号器におい て、

2ⁿ (nは1以上の整数)の標本点おきの標本値を取り込む標本値取り込み手段と、

上記取り込んだ上記 2ⁿ の各標本値に所定の演算を施す 演算手段と、

上記所定の演算結果と所定の識別値とに基づいて状態遷 移のパスを決定するパス決定手段とを有することを特徴 とするビタビ復号器。

【請求項4】 上記2状態のステートメトリックの差を求める差分演算手段を備え、

上記パス決定手段は、当該差のステートメトリックを基 に最適にパスを決定することを特徴とする請求項3記載 のビタビ復号器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、2状態のステートメトリックを基に最適にパスを決定してデータを復号するビタビ復号方法及びビタビ復号器に関する。

[0002]

【従来の技術】いわゆるパーシャルレスポンスや畳み込み符号に対する最尤復号方式(Maximum Likehod Decoding)として、ビタビ復号(Viterbi decoding)が知られている。ビタビ復号は、伝送路等で生じるランダムエラーに対するエラー訂正能力が高くデータの記録再生系ではパーシャルレスポンスと組み合わせられて、例えば磁気記録再生装置等に用いられる。一方、データ通信系では、ビタビ復号化は、畳み込み符号の復号化方法として、例えば衛星通信等への実用化が進められている。

【0003】ここで、制御可能な符号間干渉を許容し、 伝送効率を高めたパーシャルレスポンスとビタビ復号を 組み合わせた一般的なデータの記録再生装置について説 明する。

【0004】図4に示すように、変調器101は、例えば8-10変調等の記録媒体104へのデータの記録に

適した変調を行う変調器であり、端子171を介し、情報系列として入力されるデータ(以下、単に情報系列という。)を変調系列xt(t=0、1、 $2 \cdot \cdot \cdot \cdot$)に変換する。

【0005】プリコーダ102は、パーシャルレスボンスにおけるプリコーダであり、変調系列xtを所定の符号則に基づいて符号化して、中間系列ytを生成する。そして、この中間系列ytは、記録アンプ103を介して記録ヘッドに送られ、この記録ヘッドによって記録媒体104に記録される。かくして、端子171を介して入力されたデータ(情報系列)が記録媒体104に記録されることになる。

【0006】再生ヘッドにより上記記録媒体104から再生された再生信号は、再生アンプ105によって増幅されて等化器106に送られる。この等化器106は、再生信号の波形等化を行い、伝送路出力Zを出力する。

【0007】フェイズロックドループ(以下、PLL: Phase Locked Loop という。)回路107は、記録媒体104等からなる伝送路の出力Zからクロック成分を抽出する。すなわち再生信号に同期したクロックを生成する

【0008】標本化回路108は、PLL回路107からのクロックに基づいて、伝送路出力Zをサンプリングしてデータに変換し、得られる標本系列ztをビタビ復号器109は、この標本系列ztに対してビタビ復号を施し、記録系の変調器101の出力に相当する変調系列xtを再生する。

【0009】復調器110は、記録系の変調器101に対応したものであり、変調系列×tを復調して、元の情報系列を再生し、この情報系列が復調系列として、端子172を介して出力される。かくして、記録媒体104からデータが再生されることになる。

【0010】つぎに、パーシャルレスポンスをいわゆる パーシャルレスポンス(1,1)(以下、PR(1,1)と する。)としたときの伝送システムについて説明する。

【0011】PR(1,1)を適用した伝送システムは、図5に示す等価回路で表すことができる。

【0012】具体的には、この伝送システムは、その送信系として、PR(1,1)に対するプリコーダを備え、このプリコーダは、排他的論理和回路(以下、EXOR回路という。)121と、該EXOR回路121の出力である中間系列ytを遅延してEXOR回路121に供給する遅延器122とから構成される。

【0013】そして、EXOR回路121は、端子173を介して、例えば上述の図4に示す変調器101から供給される変調系列xtと、遅延器122で1サンプリング時間遅延された中間系列ytとの排他的論理和を求める。すなわち、EXOR回路121と遅延器122から構成されるプリコーダは、法2の加算器(Mod2加算器)として機能し、変調系列xtを法2の加算すること

により、中間系列ytを生成し、この中間系列ytを伝送路に出力する。

【0014】PR(1.1)に対する伝送路は、中間系列ytを遅延する遅延器123と、中間系列ytと遅延器123で遅延された中間系列ytを加算する加算器124とから構成される回路と等価であり、遅延器123は、EXOR回路121からの中間系列ytを1サンプリング時間遅延し、加算器124は、中間系列ytと遅延された中間系列ytを加算して、伝送路出力Zを出力する。

【0015】そして、Mod加算器125は受信系として、伝送路出力Zを法2の加算をすることにより、変調系列x tを再生し、この変調系列x tを端子174を介して出力する。

【0016】ここで、EXOR回路121乃至加算器124から構成される回路(以下、PR(1,1)回路という。)の動作は、図6に示す状態遷移図で表すことができる。

【0017】すなわち、図6は上記PR(1,1)の状態遷移図を表しており、この図6の状態遷移図において、 1_{00} は状態S0にある時に情報源として"0"が入力されれば-1を出力して状態S0に移ることを示し、 1_{01} は状態S0にある時に情報源として"1"が入力されれば0を出力して状態S1に移ることを、 1_{10} は状態S1にある時に情報源として"0"が入力されれば+1を出力して状態S1に移ることを、 1_{11} は状態S1にある時に情報源として"1"が入力されれば0を出力して状態S0に移ることを示している。

【0018】次に、図7は、この状態推移を時間方向に 展開したトレリス線図(Trellis diagram)と呼ばれるも のである。当該図中の状態から状態への矢印1本をブラ ンチ(枝)、ブランチの連なりをパス、各ブランチ確か らしさをメトリックと呼ぶ。

【0019】 PR(1,1)では、上記状態遷移図より、復号器への入力信号が0の時に再生データが1の値をとり、入力信号が±1のとき0の値をとる。実際の信号は、雑音が伴い、この分布が分散 σ 、平均値0のガウス分布であるとすると、PR(1,1)の再生分布は図8のようになり、次の式(1)~式(4)の確率を導くことができる。

【0020】 【数1】

$$P_{11} = \frac{\Delta y}{\sqrt{2\pi\sigma}} e^{-\frac{v_L^2}{2\sigma^2}} \tag{1}$$

$$P_{10} = \frac{\Delta y}{\sqrt{2\pi\sigma}} e^{-\frac{(y_k - 1)^2}{2\sigma^2}}$$
 (2)

$$P_{01} = \frac{\Delta y}{\sqrt{2\pi\sigma}} e^{-\frac{y_1^2}{2\sigma^2}} \tag{3}$$

$$P_{00} = \frac{\Delta y}{\sqrt{2\pi\sigma}} e^{\frac{-(y_k+1)^2}{2\sigma^2}}$$
(4)
【0021】なお、式(1)は状態S1で"1"を再生し

【0021】なお、式(1)は状態S1で" 1"を再生したとき Δ yを検出する確率 P_{11} を示し、式(2)は状態S1で" 0"を再生したとき Δ yを検出する確率 P_{10} を示し、式(3)は状態S0で" 1"を再生したとき Δ yを検出する確率 P_{01} を示し、式(4)は状態S0で" 0"を再生したとき Δ yを検出する確率 P_{00} を示している。

【0022】ここで、メトリックとして確率の負の対数を定義する。

【0023】ビタビ復号におけるメトリックはその絶対値ではなく相対値の比較なので、一定値を加算乗算して規格化することができる。それぞれの規格化メトリックを $\mathbf{1}_{11}$, $\mathbf{1}_{10}$, $\mathbf{1}_{01}$, $\mathbf{1}_{00}$ とすると、式(5)~式(7)に示すようになる。

[0024]

【数2】

$$l_{11} = l_{01} = y_k^2 \tag{5}$$

$$l_{10} = (y_k - 1)^2 \tag{6}$$

$$l_{00} = (y_k + 1)^2 \tag{7}$$

【0025】ビタビアルゴリズムは、時刻kにおける各々の状態について、そこに至るまでのメトリック(以下、ステートメトリックと呼ぶ。)が最小になるようにパスを一つにしぼりながらデータを復号するものである。したがって、PR(1,1)のビタビアルゴリズムでは、図7のトレリス線図と上述した規格化メトリックから時刻t=kにおける状態S0のステートメトリックと、状態S1におけるステートメトリックと、状態S1におけるステートメトリックとから式(8)、式(9)の計算を基に最適にパスを決定しデータを復号する。

[0026]

【数3】

$$L_{k}^{S1} = \min \left[L_{k-1}^{S1} + l_{10}, L_{k-1}^{S0} + l_{01} \right]$$

$$= \min \left[L_{k-1}^{S1} + (y_{k} - 1)^{2}, L_{k-1}^{S0} + y_{k}^{2} \right]$$

$$= \min \left[L_{k-1}^{S1} + l_{11}, L_{k-1}^{S0} + l_{00} \right]$$

$$= \min \left[L_{k-1}^{S1} + y_{k}^{2}, L_{k-1}^{S0} + (y_{k} + 1)^{2} \right]$$
(9)

 L_k^{SO} は時刻 t=k における状態 SO のステートメトリック L_k^{SI} は時刻 t = k における状態 SI のステートメトリック

【0027】実際の回路では、このメトリック計算を基 に最適にパスを決定してデータを復号する構成となる。

【0028】ところで、前記式(8),式(9)の処理を行う 構成は、加算器や乗算器を含み、回路規模としても大き くなり、また、動作速度もあまり期待できない。

【0029】そこで、PR(1,1)は状態数が2つしかな

いということから、次式(10)のようなメトリックの差Δ L_k(以下、差動メトリックという。)を利用して簡単 化する。

[0030] 【数4】

$$\Delta L_{k} = L_{k}^{SI} - L_{k}^{SO} = \min \left[L_{k-1}^{SI} + (y_{k} - 1)^{2}, L_{k-1}^{SO} + y_{k}^{2} \right]$$

$$- \min \left[L_{k-1}^{SI} + y_{k}^{2}, L_{k-1}^{SO} + (y_{k} + 1)^{2} \right]$$

$$= 1 - 2y_{k} + \min \left[\Delta L_{k-1} - 2y_{k}, +1 \right]$$

$$- \min \left[\Delta L_{k-1} - 2y_{k}, +1 \right]$$

$$(10)$$

【0031】上記式(10)を考察してみると、共通項△L k-1-2ykの値と±1との比較結果(式中の2つのmin []の中身)が各々のブランチを選択する結果となって いる。その様子を、式(11)~式(14)とパターン1~パタ ーン4 (pattern1~pattern4と表記する)のトレリス線 図に示す。

[0032]

【数5】

(11)
$$\sim$$
式(14) とパターン $1 \sim$ パタ 【数5】
$$\Delta L_{k} \begin{cases}
-2y_{k} - 1 & +1 < \Delta L_{k-1} - 2y_{k} & (11) & \text{S1 o o o pattern1} \\
-\Delta L_{k-1} & -1 < \Delta L_{k-1} - 2y_{k} \le +1 & (12) & \text{S1 o o o pattern2} \\
-2y_{k} + 1 & \Delta L_{k-1} - 2y_{k} \le -1 & (13) & \text{S1 o o o pattern3} \\
\Delta L_{k-1} & +1 < \Delta L_{k-1} - 2y_{k} \le -1 & (14) & \text{S0 o o o pattern4}
\end{cases}$$
(pattern4)

【0033】この内、pattern4は式(14)の条件より存在 せず、PR(1,1)のビタビアルゴリズムでは状態遷移は 3パターン (pattern1~pattern3) しか有り得ないこと になる。

【0034】更に、残った式(11)~式(13)をΔL_k=-2 y_p+βとして変数変換すると、式(15)~式(17)のよ うになる。

[0035]

【数6】

$$-2y_k - 1 2y_p + 2y_k < \beta - 1 (15)$$

$$+2y_k - \beta$$
 $\beta - 1 \le 2y_p + 2y_k < \beta + 1$ (16)

$$-2y_k + 1 \qquad \beta + 1 \le 2y_p + 2y_k \tag{17}$$

【0036】差動メトリックの計算結果より、新たな変 数 y₀, β に注目して式(15)~式(17)を変形すると、以 下の式(18)~式(20)とpattern1~pattern3のトレリス線 図に示すようになる。

[0037]

【数7】

$$\beta = +1$$
 solut $\beta = -1$

$$y_{p} + y_{k} < 0 \qquad y_{p} + y_{k} < -1 \qquad \beta \rightarrow -1, y_{p} \rightarrow y_{k} \qquad (18) \qquad \begin{array}{c} S1 & \circ & \circ \\ S0 & \longrightarrow & \circ \end{array} \qquad (pattern1)$$

$$0 \leq y_{p} + y_{k} < 1 \quad -1 \leq y_{p} + y_{k} < 0 \quad \beta \rightarrow -\beta, y_{p} \rightarrow -y_{p} \qquad (19) \qquad \begin{array}{c} S1 & \circ & \circ \\ S0 & \longrightarrow & \circ \end{array} \qquad (pattern2)$$

$$1 \leq y_{p} + y_{k} \qquad 0 \leq y_{p} + y_{k} \qquad \beta \rightarrow +1, y_{p} \rightarrow y_{p} \qquad (20) \qquad \begin{array}{c} S1 & \circ & \circ \\ S0 & \circ & \circ \end{array} \qquad (pattern3)$$

【0038】したがって、サンプル時刻k以前の変数y。, β により、比較的簡単な計算となり、その結果と2つの識別値((1,0)或いは(0,-1))との比較だけによりパスを決定することができる。このパスの決定によりデータが復号され、次の時刻k+1のために変数y。、 β を更新する。

【0039】ここで、この変数 y_p 、 β について考えてみる。

【0040】パスの決定は以前の状態が80か81かの何れかが分かれば遷移する方向の種類が分かるので、1度の計算で比較すべき識別値が(± 1 , 0)の3値から(1, 0)或いは(0, -1)の2値の組み合わせだけでよいことになる。この以前の遷移の状態の種類を表しているのが β であり、y。はその時の値である。具体的回路構成でいえば、 β により、2種類の識別値(0, 1)、(0, -1)を選択していることになる。

【0041】次に、データ復号であるが、pattern1、pa ttern3の場合は時刻kでサンプリングされたデータyk により、時刻(k-1)での状態が決まるので、時刻k-1までのパスが1本化され、復号データは、その状態 遷移より(k-1)までの値を決定することができる。 この場合、時刻kでのデータは状態が決定されていない ので復号できない。pattern2の場合は、状態がそれぞれ S0→S1、S1→S0の遷移となっているのはわかる が、その前の状態が決まらずパスが1本化されない。し たがって、PR(1,1)の状態遷移図より時刻kでの復号 データは"1"が復号されるが、k-1での復号は行わ れず、後でパスが1本化した時に復号できるようにpatt ern2になる前の状態(β)と、サンプリング値(y_s) を保持し、時刻k-1以降に復号されるデータをメモリ に記憶して、次の時刻に進むことになる。時刻が進み、 pattern1、pattern3の状態遷移に決まると、保持されて いたβにより、pattern2が出現する前の時刻(前述した 時刻k-1)のデータが決定され、そこではじめて全て の復号が終わる。したがって、このデータを保持するた めのメモリ (パスメモリと呼ぶ) は、システム上、patt ern2が連続して出現する以上もつように設定しておく必 要がある。

【0042】以上の方法を実現する具体的な回路としては、図9~図11のような構成が考えられる。なお、図12には、例えば前記図4の構成におけるデータ(ソースデータ)の前記記録媒体104への記録と当該記録されたデータの再生の際の各部の波形を示している。ま

た、この図12のように記録がなされた後に再生された 再生データを復号化する、図9〜図11の構成からなる ビタビ復号器における復号化の様子は、図13に示すよ うになる。

【0043】先ず、図12を用いて前記図4の構成の具体的動作の一例を説明する。

【0044】図4の端子171に、図12に示すソース データが入力されると、変調器101はこのソースデー タを8-10変調して、図12に示すような8-10変 調データを出力する。この8-10変調データは、前記 プリコーダ102に送られ、ここで前記変調系列xtを 所定の符号則に基づいて符号化して、中間系列yt にな される。具体的に言うと、このプリコーダ102は、入 力系列のビット情報1, 0を記録媒体104に2つの状 態(例えば磁気テープ上のN極またはS極)に対応させ て記録するときに、ビット情報1のときのみ状態を反転 させる方式である、いわゆるNRZI(Non Return to Zero Inverted) の方式を用いて、上記8-10変調デ ータを図12に示すような記録信号に変換する。この記 録信号が記録アンプ103を介して記録ヘッドに送ら れ、記録媒体104の一例としての磁気テープ上に記録 されることにより、当該磁気テープ上には図12に示す ような磁化パターンが形成される。この記録媒体104 を再生ヘッドにて再生すると、図12のヘッド再生波形 が得られることになる。このヘッド再生波形は、再生ア ンプ105を介して等化器106に送られ、ここで、図 12に示すような積分等化波形に変換され、さらに図1 2及び図13に示すようなPR(1,1)の等化波形に変換 される。このPR(1,1)の等化波形は、前記標本化回路 108にてサンプリングされた後、図9~図11に示す 構成を有するビタビ復号器109に送られる。

【0045】ここで、図9に示す差動メトリック演算部の構成は、端子200を介した図13のPR(1,1)の等化波形がサンプリングされたデータを、データ y_k として記憶するレジスタ201と、上記レジスタ201からのデータ y_k とレジスタ216に記憶されているデータ y_p とを加算する加算器202と、この加算器202からの出力を、識別値としての+1又は-1と比較するコンパレータ205及び同じく識別値としてのグランドレベル(0)と比較するコンパレータ206と、上記コンパレータ205と206の出力データの排他的論理和演算を行うEXOR回路207と、コンパレータ206の出力データとレジスタ212に記憶されているデータ β

との否定排他的論理和演算を行う論理回路208と、レジスタ216の出力を反転するインバータ(NOT回路)215と、コンパレータ206の出力を反転するインバータ(NOT回路)211と、レジスタ212の出力を反転するインバータ(NOT回路)213と、レジスタ216への入力を切り換える選択スイッチ217と、レジスタ212への入力を切り換える選択スイッチ214と、上記コンパレータ205の比較基準(識別値)としての+1又は-1の値を設定するための選択スイッチ204とを有してなるものである。

【0046】すなわちこの図9の端子200には、図13に示すPR(1,1)の等化波形がサンプリングされたデータが供給され、このデータが図13のデータ y_k としてレジスタ201に記憶される。このレジスタ201のデータ y_k は、加算器202にて、レジスタ216からのデータ y_p と加算(y_p+y_k)される。なお、初期状態のときのレジスタ216は子め設定された所定の初期値が記憶されている。

【0047】当該加算器202の出力は、図13に示すようにコンパレータ206にてグランドレベル(0)と大小比較($y_p+y_k<0$)がなされ、その比較結果が当該コンパレータ206から出力される。また、上記加算器202の出力は、コンパレータ205にて+1又は-1と比較($y_p+y_k<\pm1$)され、その比較結果が当該コンパレータ205から出力される。

【0048】 EXOR回路207では、上記コンパレータ205の出力($y_p + y_k < \pm 1$ の比較結果による0または1のデータ)と、コンパレータ206の出力($y_p + y_k < 0$ の比較結果による0または1のデータ)との排他的論理和が図13に示すように求められ、その結果が端子209からデータxとして出力されると共に、切換制御信号として選択スイッチ217と214に送られる。

【0049】また、論理回路208では、コンパレータ206の出力(y_p+y_k <0の比較結果による0または1のデータ)と、レジスタ212からのデータ β との否定排他的論理和が図13に示すように求められると共に、インバータ211にて反転され、さらに選択スイッチ214を介してレジスタ212に送られるようになされている。なお、初期状態のときのレジスタ212は予め設定された所定の初期値が記憶されている。

【0050】選択スイッチ214は、上記EXOR回路207からのデータ×に応じて、前記インバータ211にて反転されたコンパレータ206の出力データか、またはレジスタ212からの出力データをインバータ213にて反転したデータの何れかを、当該レジスタ212に記憶されるデータ β として供給する。また、選択スイッチ217は、上記EXOR回路207からのデータ×に応じて、前記レジスタ201からの出力データか、またはレジスタ216からのデータypをインバータ21

5にて反転したデータの何れかを、当該レジスタ216に記憶されるデータ y_k として供給する。また、選択スイッチ204は、レジスタ212からのデータ β に応じて、+1または-1のデータを選択してコンパレータ205に供給する。

【0051】このように、図9の端子200に図13の PR(1.1)の等化波形をサンプリングしたデータを供給し、選択スイッチ217及び214がEXOR回路207の出力データxに応じて切り換えられると共に、選択スイッチ204がレジスタ212の出力データ β に応じて切り換えられることで、当該図9の端子210からは図13のリードデータx は、図9の端子209から出力されたデータx は、図10に示すデータ復号部の4ビットカウンタ220のロード端子に供給され、この4ビットカウンタ220の4ビット出力は、デコーダ221にて16ビットにデコードされて出力される。

【0053】さらに、図9の端子210から出力されたリードデータrd1と端子209から出力されたデータxは、図11に示すパスメモリ部の構成に送られる。この図11の構成は、17個のフリップフロップ237 $_0$ ~237 $_16$ と、図9の端子210を介して供給されたデータrd1と各段のフリップフロップ237 $_0$ ~237 $_16$ への入力データk,k-1,・・・,k-16とを図9の端子209からのデータx、又は図10のデコーダ221から端子241 $_0$ ~241 $_15$ を介して供給されたデータpp0~pp15に応じて、それぞれ切り換える選択スイッチ236 $_0$ ~236 $_16$ とを有してなるものである。

【0054】以上が従来技術におけるビタビ復号器とその簡略化方法である。

[0055]

【発明が解決しようとする課題】上述した従来技術では、ビタビ復号器が簡略化されたとはいえ、前記図9に示した差動メトリック演算を行うためのACS(Add Compare Select)ループが存在し、これを1クロック以内で動作させなければならない構成となっている。しかし、回路の動作周波数には限界があり、したがって、上述した従来の構成では、高転送レートを望むことは難しい

【0056】そこで、本発明は、このような実情に鑑みてなされたものであり、従来のビタビ復号器に比して、より高速動作が可能なビタビ復号方法及びビタビ復号器の提供を目的とする。

[0057]

【課題を解決するための手段】本発明のビタビ復号方法 及びビタビ復号器は、2ⁿの標本点おきの標本値を取り 込み、この2ⁿの各標本値に所定の演算を施し、その演 算結果と所定の識別値とに基づいて状態遷移のパスを決 定することにより、上述の課題を解決する。 【0058】すなわち本発明によれば、従来1タイムスロットルで1回であったループ内での演算を複数回行うことにより、情報速度を向上し、なおかつハードウェアの増加を抑えることを可能としている。

[0059]

【発明の実施の形態】以下、本発明の好ましい実施の形態について図面を参照にしながら説明する。

【0060】本発明の実施の形態は、ビタビ復号方法のアルゴリズムを実際にパーシャルレスポンスPR(1,1)やPR(1,0,-1)等の2状態のビタビ復号法として具体化し、なおかつ、ハードウェアの大幅な簡略化を行ったものであると共に、動作速度の向上の一手段として、2標

本点毎にまとめて処理を行う方式を用いている。

【 0 0 6 1 】例えば、PR (1,1)のトレリス線図で2標本点毎のパスに注目してみる。

【0062】2標本点おきのパスとしては8通りのパスが考えられ、これを状態遷移 $S0 \rightarrow S0$, $S1 \rightarrow S0$, $S0 \rightarrow S1$, $S1 \rightarrow S1$ 毎の4つの状態遷移についてまとめてみる。これら状態遷移 $S0 \rightarrow S0$, $S1 \rightarrow S0$, $S0 \rightarrow S1$, $S1 \rightarrow S1$ のそれぞれのステートメトリックは次式(21)~式(24)で表すことができる。

【0063】

【数8】

$$L_{k}^{S1S0} = \min[l_{11} + l_{00}, l_{10} + l_{11}]$$

$$S1 \xrightarrow{l_{10}} 0 \xrightarrow{l_{11}} 0 = \min[y_{k-1}^{2} + (y_{k} + 1)^{2}, (y_{k-1} + 1)^{2} + y_{k}^{2}]$$

$$S0 \xrightarrow{k-2} \xrightarrow{k-1} l_{00} \xrightarrow{k} 0 = \min[y_{k-1} + y_{k}, 0]$$

$$= \min[y_{k-1} + y_{k}, 0]$$

$$= (22)$$

$$L_{k}^{SOS1} = \min[l_{00} + l_{01}, l_{01} + l_{10}]$$

$$= \min[y_{k-1} + 1)^{2} + y_{k}^{2}, y_{k-1}^{2} + (y_{k} - 1)^{2}]$$

$$= \min[y_{k-1} + y_{k}, 0]$$
(23)

$$L_{k}^{S1S1} = \min[J_{k-1} + J_{k}, 0]$$

$$L_{k}^{S1S1} = \min[l_{10} + l_{10}, l_{11} + l_{01}]$$

$$= \min[(y_{k-1} - 1)^{2} + (y_{k} - 1)^{2}, y_{k-1}^{2} + y_{k}^{2}]$$

$$= \min[y_{k-1} + y_{k}, 1]$$

$$= \min[y_{k-1} + y_{k}, 1]$$
(24)

 L_{ν}^{SOSO} は状態遷移 $SO \rightarrow SO$ のステートメトリック

 L_{ν}^{S1S0} は状態遷移 $S1 \rightarrow S0$ のステートメトリック

 L_k^{SOSI} は状態遷移 $SO \rightarrow SI$ のステートメトリック

 L_t^{S1S1} は状態遷移 $S1 \rightarrow S1$ のステートメトリック

【0064】これらの式(21)~式(24)から2標本点間の標本値の加算結果 $(y_{k-1}+y_k)$ と識別値(1,0,-1)の比較によってそれぞれの状態遷移を判別することがわかる。

【0065】そこで、上記 $y_{k-1} + y_k$ に注目して各識別

値との場合分けを行い、条件にあったパスを抜き取る と、次の式(25)~式(32)のように書き換えることができ る。


[0066]


【数9】

$$\begin{array}{c} 1 \quad y_{k-1} + y_k < -1 \\ S1 \quad \bigcirc \quad \bigcirc \quad \triangle L_k^{S0} = \min \left[L_{k-2}^{S0} + \left(y_{k-1} + 1 \right)^2 + \left(y_k + 1 \right)^2 \right] \\ S0 \quad \bigcirc \quad \bigcirc \quad \triangle L_k^{S1} = \min \left[L_{k-2}^{S0} + \left(y_{k-1} + 1 \right)^2 + \left(y_k + 1 \right)^2 \right] \\ S0 \quad \bigcirc \quad \bigcirc \quad \triangle L_k^{S1} = \min \left[L_{k-2}^{S0} + \left(y_{k-1} + 1 \right)^2 + y_k^2, L_{k-2}^{S1} + y_{k-1}^2 + y_k^2 \right] \\ 2 \quad -1 \le y_{k-1} + y_k < 0 \\ S1 \quad \bigcirc \quad \bigcirc \quad \triangle L_k^{S0} = \min \left[L_{k-2}^{S0} + y_{k-1}^2 + y_k^2, L_{k-2}^{S1} + y_{k-1}^2 + \left(y_k + 1 \right)^2 \right] \\ S0 \quad \bigcirc \quad \bigcirc \quad \triangle L_k^{S0} = \min \left[L_{k-2}^{S0} + y_{k-1}^2 + y_k^2, L_{k-2}^{S1} + y_{k-1}^2 + y_k^2 \right] \\ S0 \quad \bigcirc \quad \bigcirc \quad \triangle L_k^{S0} = \min \left[L_{k-2}^{S0} + \left(y_{k-1} + 1 \right)^2 + y_k^2, L_{k-2}^{S1} + \left(y_{k-1} + 1 \right)^2 + y_k^2 \right] \\ S0 \quad \bigcirc \quad \bigcirc \quad \triangle L_k^{S0} = \min \left[L_{k-2}^{S0} + y_{k-1}^2 + y_k^2, L_{k-2}^{S1} + \left(y_{k-1} - 1 \right)^2 + y_k^2 \right] \\ S0 \quad \bigcirc \quad \bigcirc \quad \triangle L_k^{S0} = \min \left[L_{k-2}^{S0} + y_{k-1}^2 + y_k^2, L_{k-2}^{S1} + \left(y_{k-1} - 1 \right)^2 + y_k^2 \right] \\ S0 \quad \bigcirc \quad \triangle L_k^{S0} = \min \left[L_{k-2}^{S0} + y_{k-1}^2 + y_k^2, L_{k-2}^{S1} + \left(y_{k-1} - 1 \right)^2 + y_k^2 \right] \\ S0 \quad \bigcirc \quad \triangle L_k^{S0} = \min \left[L_{k-2}^{S0} + y_{k-1}^2 + \left(y_k - 1 \right)^2 + \left(y_k - 1 \right)^2 \right] \\ S0 \quad \bigcirc \quad \triangle L_k^{S0} \Leftrightarrow L$$

【0067】さらに、これら式(25)〜式(32)を簡略化す 【0068】 るため、前述した差動メトリックを用いて式(33)〜式(4 【数10】 4)のように表現する。

 ΔL_i^{S1} は状態 S1 に至るメトリック





【0070】以上の条件式中の式(37)と式(41)は、明らかに有り得ないので、2標本点間でのメトリックは7パターンとなる。しかし、このままでは回路が複雑になるため、前述した回路を簡略化する手法を適用する。すな

 $1 \quad y_{k-1} + y_k < -1$

[0072]


わち、 $\Delta L_k = -2y_p + \beta$ の形に変数変換すると、次式 (45) \sim 式 (54) に示すようになる。

[0071]

【数12】

【数13】


条件式



[0074]

【数14】

【 0 0 7 3 】 したがって、差動メトリックの計算結果より、新たな変数 y_p、β に注目して、式 (45)から式 (54) を変形すると、式 (55) 〜式 (64) に示すようになる。



【0075】 【数15】

【0076】したがって、差動メトリックの計算は、2つの標本値 y_k 、 y_{k-1} の加算結果と、1つ前の β の値より 2つのコンパレータ(y_p+y_{k-1} 、 $-y_p+y_k$ と各識別値± 1、0との比較)の比較すべき値を選択し、そのコンパレータの演算結果からパスを決定するというアルゴリズムとなり、7種類の遷移パターンとなる。

【0077】データの復号もパスの決定で2標本値毎の 処理を行っているので、1クロックで2ビットの復号を 行わなければならない。したがって、パスメモリ、ポイ ンタ用のカウンタ共に、先行、後行分用意する。このこ とから、多少復号アルゴリズムは複雑になるが、基本的 には従来技術の考え方と同じである。以下、それぞれの 遷移パターンについて説明する。

【0078】先ず、pattern1、pattern2、pattern6、pattern7について説明する。この4つのパターンでは、時刻k-2、k-1でのパスが決定されるので、k-2、k-1でのデータを復号することができる。この復号値は時刻k-2では従来技術における時刻k-1での復号値(リードデータrd1)と同様の方法となる。すなわち、従来技術においては、式(65)からk-2での値rdeは式(66)となる。

【0079】 【数16】

$$rd1 = \overline{\beta \oplus (y_p + y_k < 0)}$$
 (65) サンプル値 y_k のコンパレート結果

【0081】時刻k-1での値r d o は、k-2,k-1 の時点のパスが決まっていることから時刻k-1での状態が決定され、 y_{k-1} , y_k からk-1での β ′, y_p ′を決めて計算することができる。すなわち、式(6

7)のようになるので、式(68)となり、基本的にはrdeと同様となる。

[0082]

【数18】

$$\beta' \to \overline{y_p + y_{k-1} < 0}, y_p' \to y_{k-1}$$
 (67)

$$rd0 = \underbrace{(-0.083)}_{p+y_{k-1}<0} \underbrace{(-0.083)}_{y_{k-1}} + y_{k}<0$$
(68)

【0084】この時、ポインタ用のカウンタは先行ポイ

ンタppe=0となり、後行ポインタppo=0とな


3.

【0085】次に、pattern3, pattern4について説明する。この2つのパターンでは時刻k-2までのパスは決定されるが、k-1では決定されない。このためk-2でのデータ復号はできるがk-1での復号が出来ない。しかし、時刻kでの遷移パターンが前記式(12)のpattern2のようなパターンであるので時刻kでの復号はできる。したがって、復号値は時刻k-2では前述したrde、時刻kでは"1"となる。なお、この時のポインタはk-1でのデータが復号されないためppe=0、p

po=1となる。pattern4では、時刻k-2,k-1共にパスが決定できない。しかし、パスの遷移パターンが前記式(12)のpattern2のようなパターンであるので、時刻k-1,kでのデータの復号はできる。復号値は共に"1"である。この時のポインタはppe,ppo共に1つカウントアップされる。

【0086】以上をまとめると、次のように表すことができる。

【0087】 【数20】



【0088】上述したことを実現する具体的な回路としては、図1~図2のような構成が考えられる。なお、例えば前記図4の構成によってデータ(ゾースデータ)が、前記記録媒体104个前記図12に示したように記録され、その後、当該記録媒体104から再生された再生データを復号化する、木発明の図1~図2の構成からなるビタビ復号器での復号化の様子は、図3に示すようになる。

【0089】本発明の図1に示すビタビ復号器の差動メトリック演算部の端子1には、前記図4と同様にして記録媒体104の一例である磁気テープ上に記録された前記図12に示したような磁化パターンが再生ヘッドにて再生され、さらに前記等化器106にて波形等化されて得られた図3に示すようなPR(1,1)の等化波形を、前記標本化回路108にてサンプリングしたデータが供給される。

【0090】ここで、図1の構成は、端子1を介した図3のPR(1,1)の等化波形がサンプリングされたデータ

を、データ y_{k-1} 及びデータ y_k として記憶するレジスタ 2及び3と、上記レジスタ2及び3からのデータットー とデータykを加算する加算器14と、加算器14の加 算データと識別値としてのグランドレベル(0)とを比 較するコンパレータ15と、当該コンパレータ15の出 力に応じて選択スイッチ18が選択した識別値としての +1又は-1と上記加算器14の加算データとを比較す るコンパレータ17と、上記コンパレータ17と15の 出力データの排他的論理和演算を行うEXOR回路20 とを有している。また、図1の構成は、上記レジスタ2 からのデータデータy_{k-1}とレジスタ3からのデータy_k とを加算する加算器13と、当該加算器13の加算デー タとグランドレベル(0)との比較、或いは+1又は-1との比較を行うコンパレータ24と、レジスタ3のデ ータッkからレジスタ7のデータッ。を引いた差データと グランドレベル(0)との比較、或いは+1又は-1と の比較を行うコンパレータ23と、上記コンパレータ2 3と24の出力データの否定排他的論理和演算を行う論

理回路26とを有している。さらに、図1の構成には、 コンパレータ15の出力データとレジスタ11に記憶さ れているデータβとの排他的論理和演算を行うEXOR 回路19と、レジスタ2の出力を反転するインバータ4 と、コンパレータ15の出力を反転するインバータ(N ○T回路)8と、レジスタ7への入力を切り換える選択 スイッチ5及び6と、レジスタ11への入力を切り換え る選択スイッチ9及び10と、レジスタ11のデータ母 に応じてコンパレータ23,24での比較基準としての +1又は-1の値を設定するための選択スイッチ18 と、EXOR回路19の出力データに応じてコンパレー タ23,24での比較基準としてのグランドレベル (())の値を設定するための選択スイッチ21,22 と、コンパレータ24の出力データとレジスタ11のデ ータβとの否定排他的論理和演算を行う論理回路25 と、コンパレータ23の出力データとコンパレータ15 の出力データとの排他的論理和演算を行うEXOR回路 27と、コンパレータ24の出力データとコンパレータ 15の出力データとの排他的論理和演算を行うEXOR 回路28と、論理回路26の出力データとEXOR回路 20の出力データとの論理積演算を行うAND回路29 と、EXOR回路27の出力データとEXOR回路20 の出力データとの論理積演算を行うAND回路30とを も有してなるものである。なお、初期状態のときのレジ スタ7及びレジスタ11は、予め設定された所定の初期 値が記憶されている。

【0091】すなわちこの図1の端子1には、図3に示す PR(1,1)の等化波形がサンプリングされたデータが供給され、このデータが図3のデータ y_k 及び y_{k-1} としてレジスタ2及び3に記憶される。これらレジスタ2、3のデータ y_k 及び y_{k-1} は、図3に示すように加算器14にて加算(y_k+y_{k-1})される。

【0092】当該加算器 14の出力($y_k + y_{k-1}$)は、図 3に示すようにコンパレータ 15にてグランドレベル (0) と大小比較($y_k + y_{k-1} < 0$)がなされ、その比較結果が当該コンパレータ 15から出力される。また、上記加算器 14の出力は、図 3に示すように当該コンパレータ 15の出力に応じて選択スイッチ 18が選択した +1又は-1とコンパレータ 17にて比較($y_k + y_{k-1} < \pm 1$)され、その比較結果が当該コンパレータ 17から出力される。これらコンパレータ 15 及び 17 の出力 データは 17 区 17 区

【0093】EXOR回路20では、上記コンパレータ 170出力($y_k + y_{k-1} < \pm 1$ の比較結果による0または1のデータ)と、コンパレータ15の出力($y_k + y_{k-1} < 0$ の比較結果による0または1のデータ)との排他的論理和が23に示すように求められ、その結果がAND回路29, 30に送られる。

【0094】また、EXOR回路19では、レジスタ1

1からのデータ β と上記コンパレータ15の出力(y_k + y_{k-1} < 0の比較結果による0または1のデータ)との排他的論理和が図3に示すように求められ、その結果が切換制御信号として選択スイッチ21,22に送られる。

【0095】一方、レジスタ2のデータy_{k-1}は、図3 に示すように加算器13にてレジスタ7からのデータッ $_{p}$ と加算($y_{p}+y_{k-1}$)され、この加算出力($y_{p}+y_{k-1}$) と1)がコンパレータ24に送られる。このコンパレー タ24では、図3に示すように上記EXOR回路19の 出力データに応じて選択スイッチ21で選択されたグラ ンドレベル(0)と上記加算器13の加算出力(yp+ y_{k-1})との大小比較($y_p + y_{k-1} < 0$)、或いは上記 レジスタ11のデータβ及び上記EXOR回路19の出 カデータに応じて選択スイッチ18及び21で選択され た+1又は-1と上記加算器13の加算出力(ソッ+ソ $(y_k + y_{k-1}) \ge 0$ 大小比較 $(y_k + y_{k-1} \le \pm 1)$ がなされ、そ の比較結果が当該コンパレータ24から出力される。 【0096】また、レジスタ3のデータッ。は、図3に 示すように減算器12にてレジスタ7からのデータy。 と引き算(一y。+y。)され、この減算出力(一y。+ yk) がコンパレータ23に送られる。このコンパレー タ23では、図3に示すように上記EXOR回路19の 出力データに応じて選択スイッチ22で選択されたグラ ンドレベル(0)と上記減算器12の減算出力(一У」 $+y_k$)との大小比較 $(-y_p + y_k < 0)$ 、或いは上記 レジスタ11のデータ B 及び上記EXOR回路19の出 カデータに応じて選択スイッチ18及び22で選択され た+1又は-1と上記減算器12の減算出力(-y,+ y_k) との大小比較 $(-y_p + y_k < \pm 1)$ がなされ、そ の比較結果が当該コンパレータ23から出力される。 【0097】これらコンパレータ23の出力(一岁。+ $y_k < 0$ または $-y_p + y_k < \pm 1$ の比較結果のデータ) と、コンパレータ24の出力($y_p + y_{k-1} < 0$ またはy $_{p}+y_{k-1}$ <±1の比較結果のデータ)は、論理回路26 にて否定排他的論理和演算され、さらにAND回路29 にてEXOR回路20の出力データと論理積演算され て、その結果が端子32からデータxxとして出力され る。

【0098】また、EXOR回路27では、上記コンパレータ23の出力($-y_p+y_k$ <0または $-y_p+y_k$ <±1の比較結果のデータ)と、コンパレータ15の出力(y_k+y_{k-1} <0の比較結果のデータ)との排他的論理和が図3に示すように求められ、その結果がAND回路30にてEXOR回路20の出力データと論理積演算されて、その結果が端子33からデータxとして出力される。

【 0099 】 さらに、EXOR回路 28では、上記コンパレータ 24の出力($y_p + y_{k-1} < 0$ または $y_p + y_{k-1} < \pm 1$ の比較結果のデータ)と、コンパレータ 15の出

力($y_k \pm y_{k-1} \le 0$ の比較結果のデータ)との排他的論理和が図3に示すように求められ、その結果が端子34からリードデータrdoとして出力される。

【0100】またさらに、論理回路25では、上記コンパレータ24の出力($y_p + y_{k-1} < 0$ または $y_p + y_{k-1} < \pm 1$ の比較結果のデータ)と、レジスタ11からのデータβとの否定排他的論理和演算が図3に示すように求められ、その結果が端子31からリードデータrdeとして出力される。

【0101】選択スイッチ5は、上記 Λ ND回路30からのデータxに応じて、前記インバータ4にて反転されたレジスタ2からのデータ y_{k-1} か、またはレジスタ3からのデータ y_k の何れかを選択する。選択スイッチ6は、上記 Λ ND回路29からのデータxxに応じて、上記選択スイッチ5の出力か、または、レジスタ7に記憶されたデータ y_p の何れかを選択し、この選択スイッチ6の出力がデータ y_p として上記レジスタ7に記憶される。

【0102】また、選択スイッチ9は、上記AND回路 30からのデータ \times に応じて、前記コンパレータ15からの出力データ($y_k+y_{k-1}<0$ の比較結果のデータ)か、または当該コンパレータ15の出力データが前記インバータ8にて反転されたデータの何れかを選択する。選択スイッチ10は、上記AND回路29からのデータ \times \times に応じて、上記選択スイッチ9の出力か、または、レジスタ11に記憶されたデータ β の何れかを選択し、この選択スイッチ10の出力がデータ β として上記レジスタ11に記憶される。

【0103】次に、図1の端子33から出力されたデータxは図2の端子50に、図1の端子31から出力されたリードデータrdeは図2の端子51に、図1の端子34から出力されたリードデータrdoは図2の端子52に、図1の端子33から出力されたデータxxは図2の端子53に供給される。

【0104】上記端子50に入力されたデータ×は、3ビットカウンタ65の入力端子に供給されると共に、インバータ62にて反転されて3ビットカウンタ63の入力端子にも供給される。また、上記端子53に供給されたデータ××は、3ビットカウンタ63,65のロード端子に入力される。

【0105】上記3ビットカウンタ63からの3ビット出力は、デコーダ64にて8ビットにデコードされて偶数パスメモリのボインタデータppe0~ppe7として出力され、上記3ビットカウンタ65からの3ビット出力は、デコーダ66にて8ビットにデコードされて奇数パスメモリのボインタデータppo0~ppo7として出力される。

【0106】すなわち、上記インバータ62、3ビットカウンタ63及び65、デコーダ64及び66にて、ビタビ復号器のデータ復号部が構成されている。

【0108】上述した本発明のビタビ復号器の構成例と 前述した従来技術のビタビ復号器の構成とを比較する と、本発明の構成例は、2標本点分のデータを一度に処理するため、従来の1標本点毎の処理に比べてクロック レートは半分にすることができる。

【0109】すなわち、通常ビタビ復号器には、独特の ACSループと呼ばれるループが存在する。このループ 内の演算は1タイムスロットルで終了しなければなら ず、これがクリティカルパスとなり情報速度を上げる上 でも制限となっていたので、本発明のビタビ復号器で は、従来、1タイムスロットルで1回であったループ内 での演算を複数回行うことにより、ビタビ復号器内に存 在するACSループ部分の1回の演算に許される時間が 長くなって、ビタビ復号器全体の動作速度の上限が高く なり、結果として従来より高速な速度情報を記録又は伝 送可能としている。また、図1の図中波線枠内の部分は ループ内に組み込まれていないため、この部分はフリッ プフロップを入れて演算を一度切ることができる。この ためループ内でのクリティカルパスとしては従来の構成 と略々同ゲート遅延量となる。したがって、情報速度 (転送レート)としては従来の略々2倍の速度を実現す ることが可能となる。

【0110】さらに、ハードウェア構成としてコンパレータ、加算器及びパスメモリ用のカウンタがそれぞれ2倍となっているが、実際には論理合成等の手法により、回路の共有化が可能なので、3割程度の増加にとどめられる。

【0111】また逆に、同じ情報速度で比較した場合、本発明の構成は回路規模が従来構成の3割増しにもかかわらず、動作クロックが半分になるため、消費電力の面でも有利になる。

【0112】すなわち、高速化のため複雑化したループ内の演算によるハードウェアの増加は、動作速度の向上分に比べて格段に抑えられ、情報速度を従来と同じ速度で使用した場合、ループ部の演算速度を低くすることができるため、低消費電力化にもつながり、LSI化も容

易となる。

[0113]

【発明の効果】以上の説明で明らかなように、本発明のビタビ復号方法及びビタビ復号器においては、2nの標本点おきの標本値を取り込み、この2nの各標本値に所定の演算を施し、その演算結果と所定の識別値とに基づいて状態遷移のパスを決定することにより、すなわち、従来1タイムスロットルで1回であったループ内での演算を複数回行うことにより、従来技術に比べて情報速度を向上し、なおかつハードウェアの増加を抑えることが可能となっている。

【図面の簡単な説明】

【図1】本発明のビタビ復号器の差動メトリック演算部の構成を示す回路図である。

【図2】本発明のビタビ復号器のデータ復号部及びパスメモリ部の構成を示す回路図である。

【図3】本発明のビタビ復号器の動作説明に用いる図である。

【図4】ビタビ復号器を適用したデータ記録再生装置の 構成を示すブロック回路図である。

【図5】パーシャルレスポンス(1,1)を適用した伝送システムの等化回路を示すブロック回路図である。

【図6】パーシャルレスポンス(1, 1)の状態遷移図である。

【図7】パーシャルレスポンス(1,1)のトレリス線

図である。

【図8】パーシャルレスポンス(1,1)の再生分布を 示す図である。

【図9】従来技術のビタビ復号器の差動メトリック部の 構成を示す回路図である。

【図10】従来技術のデータ復号部の構成を示す回路図である。

【図11】従来技術のパスメモリ部の具体的構成を示す 回路図である。

【図12】図4のデータ記録再生装置の各部の波形及び 磁気テープ上の磁化パターンを示す図である。

【図13】従来技術のビタビ復号器の動作説明に用いる 図である。

【符号の説明】

2, 3, 7, 11 レジスタ

4,8 インバータ

5, 6, 9, 10, 16, 18, 21, 22 選択スイッチ

12 減算器

14,13 加算器


15, 17, 23, 24 コンパレータ


19、20、27、28 EXOR回路

25, 26 論理回路


29,30 AND回路

(図1)







【図2】




【図8】




【図3】




【図10】




【図4】




【図9】



【図11】



【図12】



【図13】

